# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv.

003574731

WPI Acc No: 1983-C2924K/198307

Active matrix board with low light leakage - has driving circuit integrated with active matrix circuit on glass board. NoAbstract

Patent Assignee: SUWA SEIKOSHA KK (SUWA ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

**JP 58004180** A 19830111

198307 B

Priority Applications (No Type Date): JP 81102984 A 19810630

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58004180 A

Title Terms: ACTIVE; MATRIX; BOARD; LOW; LIGHT; LEAK; DRIVE; CIRCUIT; INTEGRATE; ACTIVE; MATRIX; CIRCUIT; GLASS; BOARD; NOABSTRACT

Derwent Class: P81; P85; U14

International Patent Class (Additional): G02F-001/13; G09F-009/35;

H01L-027/00

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

01066780

**ACTIVE MATRIX SUBSTRATE** 

PUB. NO.:

**58-004180** [JP 58004180 A]

PUBLISHED:

January 11, 1983 (19830111)

INVENTOR(s): YAMADA TAKEO

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

56-102984 [JP 81102984]

FILED:

June 30, 1981 (19810630)

INTL CLASS:

[3] G09F-009/35; G02F-001/133; G09F-009/00; H01L-027/00

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment); 42.2 (ELECTRONICS -- Solid State

Components)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS)

**Title** 

JP 2-61032

**Published** 

12/18/1990

Inventor(s)

Yamada

## **Concise Statement**

The present invention is characterized in a liquid crystal display device including a pair of glass substrates, a liquid crystal injected between the pair of substrates, and data lines and gate lines arranged in a matrix form on one of the glass substrate, a switching transistor at an intersection of each of the gate lines and data lines, and a connector arranged at a liquid crystal driving electrode to form an active matrix display portion, wherein the switching transistor of the active matrix display portion is formed of a non-single crystalline silicon film, wherein a peripheral driving circuit to supply signals to the data lines and gate lines in the periphery of the active matric display portion, wherein a transistor in peripheral driving circuit is formed of non-single crystalline silicon, and wherein a mobility of the transistor in the peripheral driving circuit is higher than a mobility of the switching transistor in the active matrix display portion.

#### ⑫ 特 平2-61032許 公 報(B2)

@Int. Cl. 5

識別記号

庁内整理番号

❷❸公告 平成2年(1990)12月18日

G 09 F 9/00 6422-5C

発明の数 1 (全5頁)

⑤発明の名称 液晶表示装置

判 平1-5382

頭 昭56-102984 の特

栄 一

❸公 開 昭58-4180

❷出 願 昭56(1981) 6月30日

@昭58(1983)1月11日

⑫発 明者 山田 彪夫 ②出 願 人

長野県諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎

外1名 審判官 村井

審判官 東 森 秀朋

特開 昭54-154992(JP, A) 匈参考文献

特開 昭49-74438 (JP, A)

**海越** 次

特開 昭56-43679 (JP, A)

1

審判長 白樫

2

### 切特許請求の範囲

審判の合議体

1 一対のガラス基板内に液晶が封入されてな り、該ガラス基板上にはマトリクス状に配列され たデータ線とゲート線、該データ線とゲート線の 駆動電極に接続が配置されてアクテイプマトリク ス表示部を形成してなる液晶表示装置において、

**該アクテイプマトリクス表示部の該スイツチン** グトランジスタは非単結晶シリコン薄膜からな ータ線および該ゲート線に信号を供給する周辺駅 動回路が形成され、該周辺駆動回路中のトランジ スタは非単結晶シリコンで構成されてなり、かつ 該周辺駆動回路中のトランジスタの移動度は、該 アクテイプマトリクス表示部の該スイツチングト 15 ランジスタの移動度よりも高くなるごとく処理さ れたことを特徴とする液晶表示装置。

#### 発明の詳細な説明

本発明はソーダガラス、ホウケイ酸ガラス、あ リコンあるいはアモルフアスシリコンを主構成部 材としてなるアクテイブマトリクス基板に関する ものである。

近年平板型液晶デイスプレーは腕時計、電卓、 玩具を始めとして自動車、計測器、情報機器端末 25 る外ずけすることが一般的である。

へと応用分野が拡大されつつあり、特に最近にお いては半導体集積回路技術によってSi基板上へス イツチング用トランジスタ回路をマトリクス状に 形成しこのSi基板と透明ガラス板間に液晶を封入 各交点にはスイツチングトランジスタおよび液晶 5 したテレビ画像表示用の液晶デイスプレーパネル が開発されている。

アクテイブマトリクス方式で液晶パネルを構成 した例では前記単結晶Si基板を用いたものやガラ ス基板上に薄膜トランジスタを形成したもの及び り、該アクテイプマトリクス表示部外周には該デ 10 パリスタ基板を用いたものなどが既に程告されて いるが中でも大型パネル化ならびにコスト面から 前記ガラス基板上に薄膜トランジスタを形成して なるアクテイプマトリクス基板は将来有望な方式 として考えられている。

従来ガラス基板上に多結晶シリコン等を堆積し て形成される薄膜トランジスタは基板に対する熱 制約から低温プロセスを用いざるを得ないことは 周知の通りである。しかし前記薄膜トランジスタ を用いてのアクテイプマトリクス基板の場合アク るいは石英等の透明基板上に少なくとも多結晶シ 20 テイプマトリクス回路はともかくとして周辺駆動 回路は高周波動作を要求されるため少なくとも易 動度は単結晶シリコンに近いものでなくてはなら ない。そのため周辺駆動回路は単結晶シリコン基 板上に形成しアクテイブマトリクス基板にいわゆ

3

しかし従来の前記方式では周辺駆動回路基板の 製造費は勿論のことアクテイプマトリクス基板へ の外ずけ費用を含めると当然の事ながら大巾なコ ストアップに結がることは云うまでもない。

又基板材として石英基板のように耐熱性を有す る材料を用いてアクテイブマトリクス基板を形成 した場合は1000°C以上の高温プロセスも可能とな るため周辺駆動回路を内蔵したアクテイブマトリ クス基板の製造は可能となる。

いてである。

本来平板液晶デイスプレーは携帯用かつ野外用 としての利用価値が大きく当然の事ながら太陽光 の下での使用頻度が多くなる。

表示面を照射するためIC基板内にも光が入射す る。IC基板内への入射光は電子と正孔を発生さ せ基板内に拡散しPーN接合部に到達するとPー N接合部に電流が流れてしまう。すなわちこの光 ーN接合部にリーク現象を引き起こし正しい画像 表示が得られなくなり画像がちらついたり消えた りする。このため前記光リーク現象を押さえるた めの一手段としては基板の易動度を小さくしリー テイプマトリクス回路においてはそれがある程度 可能であるからである。

しかしながら前記高温プロセスは石英基板上の 多結晶シリコン全体を結晶化させることになり当 然移導度が高くなり光リークが増加し好ましい構 30 実施例 1 造とはいえない。

又、近来は周知の如くレーザー光あるいはEB (エレクトロンピーム) を用いて無定形あるいは 多結晶のシリコン面に照射することにより結晶化 をはかつたり、あるいはイオン照射時のダメージ 35 を消去する技術が開発されてきている。

中でもレーザー加熱にはCWアルゴンレーザ ー、CWクリプトンレーザー、パルスYAGレー ザー、CW励起YAGレーザーなど種々の方式が めとして生産性安定性にいたるまで構造上、動作 上、の本質的な違いを有しており目的による選択 も重要な要素となる。

このレーザ光を利用してのレーザーアニール技

術を用いれば、例えばガラス基板上に周辺駆動回 路を内蔵したアクテイプマトリクス基板にレーザ ーアニールし全体に移導度を高めることは可能と なる。しかしレーザーアニール効果はスポツト径 と照射時間によりスループツトが決定されるため 基板全体にレーザアニール加工を行なうと例えば 1時間当りの生産性は基板数枚程度と少量であり 効率のきわめて悪い工程となつてしまう。

<u>以上述べた如く光リークに強くしかも低価格ア</u> しかしこゝで一つ問題となるのは光リークにつ 10 クテイブマトリクス基板を製造するに当つては従 来方式における種々の欠点を改善する必要があ る。

本発明は従来の欠点を除去せしめるものであり すなわちガラス等の透明基板上に多結晶シリコン アクテイプマトリクスIC基板は直接太陽光が 15 あるいはアモルフアスシリコンを主構成部材とす るアクテイブマトリクス回路を形成し、しかも同 **一基板上に前記アクテイプマトリクス回路を包み** 込む形で周辺駆動回路を配置し、該周辺駆動回路 領域のみをレーザーアニール加工等を行ないトラ 起電力効果はトランジスタのソースドレインのP 20 ンジスターの易動度を高めるというものである。 すなわち前述の如く周辺駆動回路の内蔵化をはじ めとし、易動度を高める1手段としてレーザーア ニールを基板周辺部の駆動回路のみに照射するた めスループツトを向上し、しかも内部のアクテイ ク電流の低減を計ることであり、前述の如くアク 25 ブマトリクス回路の易動度を小さくしたため光リ ーク防止の向上も計れるという特徴を備えたもの である。

> 次に本発明を下記にしるす実施例にもとずいて 詳細に説明する。

第1図は本発明によるアクテイプマトリクス基 板でありホウケイ酸ガラス基板 1 上にアクテイブ マトリクス回路2を中心部に周辺駆動回路3を外 周部に配置したものである。

第2図a~cは本発明のアクテイプマトリクス 基板の製造過程を説明するための基板断面図であ る。先ず第2図aの如くホウケイ酸ガラス基板1 上に625℃の減圧雰囲気中にて5000Åの第1の多 結晶シリコン膜 4 を形成後該多結晶シリコン膜 4 あり出力、エネルギーあるいはスポツト径をはじ 40 をホトエツチングし部分的に開孔せしめる。次に 基板上の周辺部すなわち第1図の周辺駆動回路3 の領域内のみ第3図aの如くCW励起YAGレー ザーを光源としたビーム径200μm、線速度50cm/ Secでピームを左右の方向にスキアンさせなが

ら、しかも1~4の順序にてレーザアニール加工 を行なつた。次に第2図bの如くに全面にCVD -SiO₂膜 5 を2000 Å 堆積したのち前記第 1 の多 結晶シリコン膜と同一形成方法で第2の多結晶シ リコン膜6を形成したのち、多結晶シリコン膜6 のソースドレイン部の開孔をホトエッチングにて 行なう。

次に基板主面上に1×10<sup>15</sup>/cdのリンイオンを **照射し550℃1Hのフォーミングガス中にてアニー** くCVDーSiO₂膜7を形成した後コンタクトホー ルを開孔し引つづき電極8の形成を行ないアクテ イブマトリクス基板の形成を終了する。本実施例 にもちいたアクテイブマトリクス回路のゲート及 を用いてデーター線は約1MHz、又ゲート線も 25KHzでの動作が確認され液晶表示ディスプレー として充分な性能を有することが確認されてい る。又レーザーアニール加工の効果としてアニー ルのスループットは従来に較べて数倍以上の向上 20 をみせておりさらに易動度はアクテイブマトリク ス回路中では約10cm/V-secであり周辺駆動回 路部では約100cm/V-secが得られている。

#### 実施例 2

成後ホトエッチングにて部分的な開孔を行なった 後第3図bの如く実施例1と同一条件にて周辺駆 動回路の1と3の領域をレーザーアニール加工し たのち周辺駆動回路の2と4を1及び3に較べて すなわち周辺駆動回路の2と4の領域はゲート線 駆動用であり1及び3のデーター線用に較べて低 周波動作が可能なため周辺駆動回路全体を同―エ ネルギー密度で照射する必要性はなく本実施例の 結果でもゲート線を動作させるために充分な易動 35 度を得ることが確認されしかも基板外周部の2辺 は低エネルギー密度照射のためスループツトは実 施例1に較べてさらに向上している。

#### 実施例 3

実施例1と同様に第1の多結晶シリコン膜を形 40 成後ホトエツチングにて部分的な開孔を行なった 後第3図cの如く実施例1と同一条件にて周辺駆 動回路の1と3領域すなわちデーター線駆動回路 領域のみをレーザーアニールする。

すなわち実施例2にて説明の如く特にゲート線 のライン数の少ないアクティブマトリクス基板に ついては本方式でも充分対応が取れスループット の大巾な向上がのぞめる。

#### 実施例 4

実施例1と同様に第1の多結晶シリコン膜を形 成後ホトエツチングにて部分的な開孔を行なつた 後第3図dの如く基板の周辺駆動回路領域へのレ ーザーアニール照射を先ず1の領域にピームを矢 ルを行ない拡散層を形成する。次に第2図cの如 10 印の如く左右にスキヤンさせて行ない、つづいて 基板を中心に対して90°回転し2の領域を1と同 一方式にて照射しつづけて同じ方式にて基板を回 転させて3、4の領域を照射する。この方式では 実施例1に較ベビームのスキヤン数が大巾に減少 びデータ線のライン数は各々200本であり本基板 15 出来るため実施例1に較べてスループットが向上 出来る利点を有する。

以上実施例1~4にて説明した如く、本発明は 平板液晶デイスプレイ等に用いられるアクティブ マトリクス基板において、ガラス基板上にアクテ イプマトリクス回路と周辺駆動回路をワンチツブ 化すると同時にレーザアニール技術を利用し駆動 回路のみにレーザーアニール照射を行ないアクテ イブマトリクス回路に耐光リーク対策をほどこし たものであり、低コストでしかも光リークに強い 実施例1と同様に第1の多結晶シリコン膜を形 25 アクテイプマトリクス基板の提供を可能にしたも のである。

上述の如く本発明は、ガラス基板上のアクテイ プマトリクス表示部外周にはデータ線及びゲート 線に信号を供給する周辺駆動回路が形成され、該 低出力の約1J/cdのエネルギー密度で照射した。 30 周辺駆動回路中の能動素子は非単結晶シリコン薄 膜トランジスタで構成されてなるようにしたから 以下の如き効果を有する。

> (イ) 表示部領域に形成された薄膜トランジスタ は、静電気に極めて弱い。一般に、シリコン単 結晶基板に形成されたトランジスタの場合にあ つては、例え静電気が発生したとしても、基板 内に吸収されてしまうため、静電気によるトラ ンジスタの破壊は生じない。しかしながら、ガ ラス基板に設けたトランジスタにあつては、ガ ラス基板が絶縁基板であるために、極めて容易 に静電気により破壊されてしまう。静電気は、 液晶表示部を形成する際のラピングにより発生 し易い。そこで本願発明にあつては、表示部を ラピングすることによつて生じた易動度があつ

7

たとしても、外部周辺回路に各々のトランジスタが直結されているため、この静電気は、外部 周辺回路に吸収されてしまう。従つて画素欠陥 を生ずることを最小とすることができる。

- (四) 従来のシリコン単結晶基板上に画像表示部の 5 トランジスタと周辺駆動回路部のトランジスタを形成する場合、同一基板内で各部のトランジスタの移動度を異ならせることは不可能である。しかしながら、周辺駆動回路部は画像のサンプリングをしなくてはならないためにナノセ 10 カンドのオーダで高速駆動をする必要がある みの腹を高めなければならない。しかいから、画像表示部のトランジスタには、外部光が直接照射されるため、この照射光によるトランジスタの誤動作を回避するにはむしろ移動度 15 を下げなくてはならない。この両者の条件を同時に満足するには、本願の如き構成に基づく TFT構造でなくてはならない。
- い 本願構成にあつては、基板が絶縁性のガラスであるから、周辺回路において従来のシリコン 20 基板に比べ浮遊容量がなく、従つて、高周波応答が可能な周辺駆動回路を作り込むことができる。さらに、周辺回路のみをアクテイブマトリ

クス部から分離した島で同一基板上に形成する ことができるから、従来のシリコン基板の如く ストッパー領域を形成する必要がなく、シリコ ン基板よりもプロセスが短く量産性に適してい る。

8

(二) 周辺回路をCMOSで形成しようとした場合、 従来のシリコン基板の場合、例えばN基板中に アウエルを形成しなくてはならず、デバイス構成が複雑にならざるを得ないが、本発明の場合 にあつては、個別の島で形成するだけでよいか ムデバイスの構成が極めて簡略化することがで きる。

### 図面の簡単な説明

第1図は本発明によるアクテイブマトリクス基 15 板における回路配置図、第2図a~cは本発明におけるアクテイプマトリクス基板の製造過程を示す基板断面図、第3図a~dは本発明におけるアクテイプマトリクス基板上の周辺駆動回路領域へのレーザーアニール照射方法を示す平面図。

1 ·····ガラス基板、2 ·····アクテイブマトリクス回路、3 ······周辺駆動回路、4 ·····多結晶シリコン膜、5 ······CVD−SiO₂膜、6 ·····・多結晶シリコン膜、7 ······CVD−SiO₂膜、8 ·····・電極。













